Çà»ç°³¿ä
Çà»ç°³¿ä
Çà»çÀå¼Ò
ÇÁ·Î±×·¥ ¹× ¿¬»ç
ÇÁ·Î±×·¥ ¹× ¿¬»ç
Àü½Ã ¹× ä¿ë¹Ú¶÷ȸ
Çà»ç ¹èÄ¡µµ
Âü¿©±â¾÷
Âü°¡µî·Ï
µî·Ï
Âü°¡ º¯°æ
À̺¥Æ® ¹× °øÁö
À̺¥Æ® ¹× °øÁö
Ä«Å×°í¸® ¿±â
Çà»ç°³¿ä
Çà»ç°³¿ä
Çà»çÀå¼Ò
ÇÁ·Î±×·¥ ¹× ¿¬»ç
ÇÁ·Î±×·¥ ¹× ¿¬»ç
Àü½Ã ¹× ä¿ë¹Ú¶÷ȸ
Çà»ç ¹èÄ¡µµ
Âü¿©±â¾÷
Âü°¡µî·Ï
µî·Ï
Âü°¡ º¯°æ
À̺¥Æ® ¹× °øÁö
À̺¥Æ® ¹× °øÁö
HOME > >
¾Æ³ª¹èƽ¼¼¹Ì
ä¿ë Á÷Á¾
RTL¼³°è
ä¿ë Àοø (¸í)
5¸í
ä¿ë Á÷Á¾
RTL¼³°è
ä¿ë Á÷¹« ³»¿ë
Top level chip integration,
Full chip simulation °ËÁõ, UPF Simulation °ËÁõ,
Full chip synthesis, DFT insertion,
Full chip STA °ËÁõ,
BLOCK ¼³°è
ä¿ë ÇзÂ
´ëÁ¹ÀÌ»ó
ä¿ë °æ·Â
¹«°ü
¿ì´ë ÀÚ°Ý (¸éÇã)
-
¿Ü±¹ÀÎ ¿ì¼± ä¿ë
¹Ì¼±ÅÃ
ÀÓ±Ý
½ÅÀÔ 5000¸¸¿ø/¿¬
°í¿ëÇüÅÂ
Á¤±ÔÁ÷
±Ù¹«½Ã°£
À¯¿¬±Ù¹«Á¦(8½Ã°£)
±Ù¹« Àå¼Ò
°æ±âµµ ¼º³²½Ã
º¹¸® ÈÄ»ý
Áᫎ Á¦°ø, Åë½Åºñ, ÅðÁ÷¿¬±Ý,
Á¦Ãâ¼·ù
ÀÌ·°¼
(°¡´É½Ã °æ·Â»çÇ×±â¼ú¼ Æ÷Æ®Æú¸®¿À)
ȸ»ç¸í
¾Æ³ª¹èƽ¼¼¹Ì
¾÷Á¾
¹ÝµµÃ¼ ¼³°è ¹× ¼Ö·ç¼Ç Á¦°ø
»ó´ã½Åû